La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité...